搜索资源列表
shuzizhongsheji
- s1. 所设计数字钟具有“时”、“分”、“秒”的十进制数字显示（小时从00～23）。 2. 可以进行手动校时、校分功能。 3. 能进行整点报时。从59分51秒开始每隔2秒钟连续发出四次低音“嘟。嘟、嘟、嘟”，，最后一次发出高音“嗒”。此信号响起时即达整点。 -you can see see
clock
- 采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings.
l602display
- 1602显示单片机与FPGA的通信！实现数字钟的功能！仅供参考！望大家多多指教-desplay1602
top_clock
- 多功能数字钟，有校时，仿广播报时，整点报时，闹铃等功能！-Multifunction digital clock, there are schools, the fake radio timekeeping, the whole point timekeeping, alarm and other functions!
clock1
- 多功能数字钟实现闹铃，整点报时，校时，仿广播电台报时功能-multifuntional digital clock written in verilog
digital
- 多功能数字钟的VHDL源代码。多功能数字钟具有的功能：显示时－分－秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行，每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
zhangjun
- 用硬件描述语言实现数字钟的设计，实现正常计时，报整点时数，电台整点报时，12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
timer
- 这是一个基于FPGA设计的24时多功能数字钟，具有正常星期、时、分、秒计时，动态显示，保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
digital_clock
- 用于FPGA可编程逻辑器件的VHDL语言编写的6显示数字钟程序。51单片机驱动6个LED数码管。-Digital clock (VHDL language) for FPGA Development
shuzizhong
- VHDL语言编写的数字钟的模拟程序，可以实现定时，时分秒的显示等-Digital clock written in VHDL simulation process can be achieved regularly, minutes and seconds of display time
Widget_Watch_VHDL
- 功能： （1）数字钟（2）数字跑表（3）调整时间 (4)闹钟设置 （5）日期设置。 设计总体构思： 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
shuzizhong
- 该数字钟可以实现3个功能：计时功能、整点报时功能和重置时间功能-The digital clock can achieve three functions: timing function, reset the whole hour and time functions
yuandaima
- FPGA多功能数字钟，描述语言VHDL，软件环境QuartusⅡ-FPGA multi-function digital clock, descr iption language VHDL, Quartus Ⅱ software environment
0608190248xiatao
- 实验利借助于Quartus II 软件设计了一个多功能数字钟，实现了校时，校分，清零，保持和整点报时等多种基本功能，此外还实现了闹钟，星期，音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试，最后在实验板上验证了设计的正确性。 关键字：数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real
(VHDL)clook
- 自己做的基于FPGH的数字钟实现，有调时、复位和暂停等功能。-Do their own realization of the digital clock on FPGH have stressed, the reset and pause functions.
lcd_time
- 一个基于VHDL的多功能数字钟设计，能在LCD上显示时间，调整时间，整点报时，音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
CLOCK-ON-ALTERA-DEV-NOARD-RONTEX
- 这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
VHDL
- 各种vhdl程序，包括基础程序数码管，led，串口等和综合程序数字钟等。-Vhdl various procedures, including procedures based on digital control, led, serial port and integrated programs such as digital clock and so on.
clock
- vhdl 数字钟工程文件夹 解压就可以用 quartus ii工程文件 -vhdl digital clock project folder can be used to extract the project file quartus ii
digital_clock
- 用Veriolg编写的数字钟实验，能进行时、分、秒计时的二十四小时制的数字钟，并具有定时与闹钟功能。-Digital clock with Veriolg written test, can be hours, minutes, seconds, the system timing clock digital clock and alarm clock with timing and function.